添加剂是用于添加两个的组合电路二进制数字。所选择的添加剂的性质取决于需要添加的二进制数的特征。例如，如果需要添加两个单位二进制数字，则可以使用半加法器虽然如果需要与他们一起添加额外的携带，但那么人们可能会诉诸使用完整的加法器。但是，如果我们想要添加具有多个位的二进制数字，那么在这种情况下，需要使用a并行加法器。
平行加法器的结构
并行加法器只不过是几个完整加法器的级联。使用的完整添加剂的数量将取决于需要添加的二进制数字中的位数。
这种通过级联N个全加入剂形成的n位加法器（FA1到了N）如图1所示，用于添加两个n位二进制数
。
这里，在每个完整加法器的输入引脚处提供要添加的数字的每一个位。也就是说，第一个位a1和B.1作为完整加法器的输入提供（FA1），第二位a2和B.2完整加法器2的输入（FA2）......最后一个位N和B.N到了nTH.完整的加法器N。接下来，电路中每个完整加法器的执行引脚连接到其后续的引脚完整的加法器（除了最后一个完整加法器之外）。例如，FA的执行引脚1（CO.1）连接到FA的销钉2（CI.2），FA的执行销2（CO.2）连接到FA的销钉3.（CI.3.） 等等等等。
合作并行加法器
在图1所示的电路中，首先，FA1添加A.1用B.1生成S.1（第一个总和输出）和CO1。接下来，FA2使用这家同事1随着它的携带并将其添加到其输入位a2和B.2生成SUM输出的第二位2和co.2。接下来，这是合作社2被认为是FA的输入3.它将其添加到比特a3.和B.3.。该过程继续在第n个完整加法器中加入（N-1）的序列中TH.完整加法器（CON-1）它的输入aN和B.N。当发生这种情况时，我们会得到输出位sN和co.N这是我们总和输出和预期携带位的最后一个位。
平行加法器的缺点
从讨论中提出的讨论我们可以说在n比特的情况下并行加法器，每个加法器都必须等待从其前面的加法器生成的携带术语，以完成其添加的任务。这可以可视化，好像携带术语沿着纹波时的时尚沿链子传播。因此，这些添加剂甚至称为纹波携带加法器。
此外，与携带比特的行进相关联的延迟被称为携带传播延迟，并且被发现以增加的长度增加二进制数字需要添加。例如，如果每个完整的加法器被认为具有10 ns的延迟，然后产生4位输出所需的总延迟并行加法器将是4×10 = 40 ns。
