二进制加法器是基本组合逻辑电路之一。组合逻辑电路的输出仅取决于当前输入。换句话说，组合逻辑电路的输出不依赖于先前应用的输入。它不需要像组件这样的内存。二进制加法器是作为当前输入变量状态的基本组合逻辑电路之一。
设计二进制加法器
半加法器
在设计二进制加法器之前，让我们知道一些二进制添加的基本规则。最基本二进制添加添加了两位二进制数字这是添加两个二进制数字。
二进制数字为0和1.因此，必须有四种可能的二进制添加组合两个二进制位
在上面的列表中，前三个二进制操作导致一位，但第四个结果将结果为两位。在一位二进制添加中，如果增强和附加品为1，则总和将有两位数。较高的有效位（HSB）或左侧位称为携带，并且结果的列表有效位（LSB）或右侧位被称为SUM位。逻辑电路执行此一位二进制添加半加法器。
半加法器设计
为了设计半加法器逻辑电路，我们首先要画出真相表对于两个输入变量I.E. ENGEND和Addend位，两个输出变量携带和总和位。
在前三个二进制添加中，没有承载，因此在这些情况下携带被认为是0。
半加法器的真理表
半加法器的k映射
现在从这个真理表我们可以画画k-map.用于单独进行和总和。
对于我们得到的以上k映射，
因此，半加法器的逻辑设计将是
虽然来自真相表清楚地看出，携带（c）列表示和操作和SUM（s）列表示输入变量之间的XOR操作，但直到我们通过k映射，因为它是一般的做法，可以实现更复杂的二进制逻辑操作。
完整的补充
在知道完整的加法器之前，让我们知道什么是完整的补充？为此，让我们考虑这个例子
在那里，我们必须添加两个四个位二进制数1101和0111。这个过程二进制添加就像如下，
- 我们必须先添加第一个列表两个二进制数的有效位（LSB），这将导致两个位二进制数。
这里，1101和0111的LSB为1，因此1 + 1 = 10.10的LSB为0，更高的有效位（HSB）为1。 - 结果的LSB是SUM，并在列出的列表中的总和的大致位置，并且两个位结果的HSB将被携带并添加到下一个4bits Engend和Addend的下一个有效位0.and 1 and the carry of previous result i.e. 1 to be added with 0 and 1.
- 在此添加之后，它是下一步高于列出二进制增强和附加的比特的有效位，并且它是之前的携带我们得到另外两个比特结果。这也有携带和总和。在这里，我们还将在最终结果中写出总和，并将载带添加到下一个更高的强度和加法。这将继续达到最重要的增强和加剧。
完整的加法器
全加法器是一种条件电路，其执行完整的二进制添加，这意味着它增加了两个比特和携带并输出总和位和携带位。
任何一点子蛋白都可以是1或0，我们可以用变量a表示，同样的任何附加品都用变量b表示。在加入相同的增强和附加物的增加之后的携带可以由c。因此真相表对于A，B和C的所有组合如下，
从上表中，我们可以为总和和最终携带绘制k-map（c出去）。
因此，来自K-MAPS，
二进制并行加法器
完整的二进制加法器执行另一种二进制数的任何单个比特的添加，另一个二进制数的相同的重要或相同位置位，并且携带来自两个二进制数字的先前右侧位的结果。但单个完整加法器无法立即添加多个位二进制数。只有通过将多个完整添加剂连接到要执行的二进制编号的比特数，才能完成。这种执行特定位二进制数的完整加法器的并联组合称为二进制并行加法器。添加两个4位二进制数字我们必须连接4个完整的加法器来制作4位并行加法器。
4位并联加法器中的4个完整加法器的帧间连接如下所示，
让我们通过参加两个4位二进制数的示例来检查上述电路的辩护。
让我们添加1011 1101。
因为没有以前的携带c0.= 0。
因此，添加的最终结果是
有1位，2位和4位并行加法器IC在市场上商业上。对于n位并行加法器所需的数量ics.连接在一起。
4位并行加法器IC为4008.在n位并行加法器，一个IC的输出载载端子将与下一个IC的输入载载端子连接。
